|
CD010x-VA0330-x
|
|
Hua Jung Components
|
Leaded Inductor |
Original |
PDF
|
62.51KB |
1 |
|
CD0140
|
|
Unknown
|
Shortform Data and Cross References (Misc Datasheets) |
Short Form |
PDF
|
29.89KB |
1 |
|
CD0140
|
|
Unknown
|
Shortform IC and Component Datasheets (Plus Cross Reference Data) |
Short Form |
PDF
|
69.43KB |
1 |
|
CD0140
|
|
Unknown
|
Cross Reference Datasheet |
Scan |
PDF
|
33.35KB |
1 |
|
CD01CFW
|
|
Teledyne Relays
|
SSR, DC Input Type, 2A Max Output Current, 1000V I/O Isolation |
Original |
PDF
|
83.73KB |
4 |
|
CD01CFY
|
|
Teledyne Relays
|
SSR, DC Input Type, 2A Max Output Current, 1000V I/O Isolation |
Original |
PDF
|
83.73KB |
4 |
M88MR5RCD01
|
|
Montage Technology
|
M88MR5RCD01 是第一代 DDR5 多路复用寄存时钟驱动器 (MRCD) 芯片，支持高达 8800MT/s 的数据速率。该芯片精确缓冲并重新驱动来自内存控制器的地址、命令、时钟及控制信号。相较于传统的 DDR5 RCD 芯片，MRCD 在标准速率下能够生成四个独立的芯片选择信号，实现更灵活、更高效的内存管理操作。MRCD 芯片与多路复用数据缓冲器 (MDB) 芯片协同工作，应用于新一代 DDR5 MRDIMM / MCRDIMM 内存模组中，可将内存系统带宽提高一倍，有效满足当前 AI 训练、推理和大规模数据分析等高性能计算场景对内存吞吐量的迫切需求。传输速率高达 8800MT/s具有两个子通道，每个子通道又分为两个伪通道，以增加主机系统的总带宽两个伪通道分别接收 CA (命令/地址) 信号输入并生成独立的 CA 输出信号内部集成PLL时钟驱动器，将每个通道的单路输入差分时钟对，扩展成五路输出差分时钟对两个子通道分别执行 CA 和 DPAR 输入信号的奇偶校验检查配备 BCOM 总线，用以控制多路复用数据缓冲器 (MDB)输出特性可通过控制字寄存器进行配置支持 I²C 和 I3C 基本模式的侧边总线接口支持 CA、CS、DFE 和 BCOM 训练模式支持三种节能模式1.1V VDD 和 1.0V VDDIO 电压绿色封装：240 球 FBGADDR5 MRDIMM / MCRDIMM |
Original |
PDF
|
|
|
|
M88DR5RCD01
|
|
Montage Technology
|
DRAM Controller, CMOS, PBGA240 |
Original |
PDF
|
|
|
M88MR5RCD01
